概要

シリコンライブラリ(SLI)のMIPI D-PHY 1.2TX IPは、MIPI D-PHY Ver.1.2規格に完全準拠し、現代の低電力SoCにMIPI D-PHYインターフェイスを容易に取り込むことが可能になります。本IPソリューションは、アナログPHY IPと、CILと呼ばれるコントロール/インターフェイスロジックIPから構成され、前者は2.5Gbpsまでカバーするハードマクロとして、後者は合成可能なソフトマクロとして提供されます。PHY IPはハードマクロとして、CIL IPは論理合成可能なソフトマクロとして提供されます。また、本IPは、MIPIで規定された、カメラ側のCSI-2とディスプレイ側のDSIプロトコルどちらにも対応し、クロック1レーン、データ4レーンの構成はHSモードとLSモードの両方をサポートします。

特徴

• MIPI D-PHY Ver1.2に準拠
• PHYプロトコルインターフェイス(PPI)
• ハイスピード（HS）モード（８０M～2.5Gbps）とローパワー(LP)モード（最大10Mbps）をサポート
• 単方向クロックレーンx1、単方向データレーンx4（レーン位置設定可能）
• スキューキャリブレーションシーケンスを内蔵
• 8:1シリアライザ
• 実データレートBIST搭載
• DCテスト、IDDQテストをサポート
• プログラム可能な各種アナログ特性

製品化状況

MIPI D-PHY 1.2 Tx IPはシリコン検証済製品です。より詳細な情報は、プロダクトブリーフ（ブロ－シャ）をダウンロードしていただくか、当社のセールスにお気軽に問い合わせください。ご希望のプロセスへのポーティングもお引き受けします。