概要

シリコンライブラリ(SLI)のMIPI D-PHY 1.2 RX IPは、MIPI D-PHY Veｒ.1.2規格に完全準拠し、現代の低電力SoCにMIPI D-PHYインターフェイスを容易に取り込むことが可能になります。本IPソリューションは、アナログPHY IPと、CILと呼ばれるコントロール/インターフェイスロジックIPから構成され、前者はハードマクロとして、後者は合成可能なソフトマクロとして提供されます。PHY IPはハードマクロとして、CIL IPは論理合成可能なソフトマクロとして提供されます。また、本IPは、MIPIで規定されたCSI-2とDSIプロトコルどちらにも対応し、クロック1レーン、データ4レーンの構成はHSモードとLSモードの両方をサポートします。

特徴

• MIPI D-PHY　Ver1.2に準拠
• クロックレーンx1、データレーンx4
• PHYプロトコルインターフェイス(PPI)
• ハイスピード（HS）モードで80M～1.5Gbpsの同期データ転送レートをサポート
• 超低電力モード、高速モード、エスケープモードをサポート
• ローパワー(LP)モードで最大10Mbpsの非同期データ通信をサポート
• 設定可能なスキュー調整機能
• ウルトラローパワーステート(ULPS)をサポート
• シーケンスエラー検出機能

製品化状況

MIPI D-PHY 1.2 RX IPは、シリコン検証済製品として、22nmと55nmのプロセスノードにポーティングされており、多くの量産実績を有します。より詳細な情報は、プロダクトブリーフ（ブロ－シャ）をダウンロードしていただくか、当社のセールスにお気軽に問い合わせください。ご希望のプロセスへのポーティングもお引き受けします。