概要

シリコンライブラリ(SLI)のDisplayPort 1.4a / Embedded DisplayPort (eDP) 1.4b TX PHY IP とController IPは、VESA DisplayPort 1.4a / mbedded DisplayPort (eDP) 1.4b規格に準拠した包括的なソリューションで、お客様のマルチメディア向けSoCに、DisplayPortを容易に組み込むことを可能にします。
　このソリューションは2つのモジュールから構成されています。：　一つは物理層（ＰＨＹ）と呼ばれるレイヤを実現するハードマクロ、もう一つはコントローラ（リンク層とＰＣＳ）で、論理合成が可能なソフトマクロです。 　DisplayPortとして必須の機能に加え、本ソリューションでは、Multi-Stream Transport(MST)、Display Stream Compression (DSC)、Forward Error Correction (FEC)、 HDCP 1.4/2.3 Content Protectionなどのオプション機能を、コントローラに追加することができます。シリコンライブラリのPHYIPとコントローラIPは、それぞれ別個の独立したIPとして提供することもできますが、同時に使用することで、もっとも簡単に、最高の結果を得ることができます。

PHYの機能

• DisplayPort1.4aとeDP1.4b標準規格に準拠
• 4つのメインリンクチャネルと1つのＡＵＸチャネル

• 1レーン当たり1.62Gbps（RBR）から、5.4Gbps(HBR2)または8.4Gbps(HBR3)までのデータ転送速度をサポートします。

  • ⇒さらに、eDP1.4b規格で推奨されるすべてのデータ転送レート（2.18Gbps）もサポート
• 1、2または4レーンとして使用可能
• オンチップ終端抵抗（コモンモードバイアス付き）
• 強度設定が可能なイコライザ
• 調整、設定可能な各種アナログ特性
• アナログ信号モニタ、ＰＬＬ特性テスト、ループバック等のテスト機能

コントローラの機能

• DisplayPort1.4aとeDP1.4bに準拠
• SSTと、オプションとして4ストリームまでのMSTに対応

• ビデオパケットとオーディオパケットの両方に対応

  • ⇒すべてのデジタルビデオフォーマット（RGB /YCbCr/RAW/Y-only）
  • ⇒LPCＭオーディオ（8チャネルまで）、I2Sサポート
• デフォフト、および、拡張フレーミングモード両方をサポート
• ハードウェアによるリンクトレーニング
• AUXチャネルを介した、ハードウェアによるEDID読み込み
• AMBA APBインターフェイスによりプログラム可能な各種設定レジスタ
• HDCP1.4とHDCP2.3をサポート（サポート）
• DSC/FEC（Rambus社）をサポート（オプション）

Block diagram

製品化状況

　DisplayPort 1.4a / eDP 1.4b TX PHY and Controller IPは、シリコン検証済製品として、12nmから55nmまで、各ファブの多くのプロセスノードにポーティングされております。より詳細な情報は、プロダクトブリーフ（ブロ－シャ）をダウンロードしていただくか、当社のセールスにお気軽に問い合わせください。ご希望のプロセスへのポーティングもお引き受けします。