シリコンライブラリ(SLI)のDisplayPort 1.4a / Embedded DisplayPort (eDP) 1.4b RX PHY IP とController IPは、VESA DisplayPort 1.4a / mbedded DisplayPort (eDP) 1.4b規格に準拠した包括的なソリューションで、お客様のマルチメディア向けSoCに、DisplayPortを容易に組み込むことを可能にします。
このソリューションは2つのモジュールから構成されています。: 一つは物理層(PHY)と呼ばれるレイヤを実現するハードマクロ、もう一つはコントローラ(リンク層とPCS)で、論理合成が可能なソフトマクロです。
DisplayPortとして必須の機能に加え、本ソリューションでは、Multi-Stream Transport(MST)、Display Stream Compression (DSC)、Forward Error Correction (FEC)、 HDCP 1.4/2.3 Content Protectionなどのオプション機能を、コントローラに追加することができます。シリコンライブラリのPHYIPとコントローラIPは、それぞれ別個の独立したIPとして提供することもできますが、同時に使用することでもっとも簡単に、最高の結果を得ることができます。
1レーン当たり1.62Gbps(RBR)から、5.4Gbps(HBR2)または8.4Gbps(HBR3)までのデータ転送速度をサポートします。
ビデオパケットとオーディオパケットの両方に対応
DisplayPort 1.4a / eDP 1.4b RX PHY and Controller IPは、シリコン検証済製品として、12nmから55nmまで、各ファブの多くのプロセスノードにポーティングされております。より詳細な情報は、プロダクトブリーフ(ブロ-シャ)をダウンロードしていただくか、当社のセールスにお気軽に問い合わせください。ご希望のプロセスへのポーティングもお引き受けします。