概要

シリコンライブラリ(SLI)のHDMI TX IPソリューションは、アナログPHY IP とデジタルLINK IPから成り、HDMI2.0b規格に完全に準拠しています。PHY IPはハードマクロとして、LINK IPは論理合成可能なソフトマクロとして提供されます。また、LINK IPにはHDCP1.4モジュールが内蔵されています。SLIのHDMI2.0 TX PHY IPは、3つのデータチャネル部、1つのクロックチャネル部とクロックを発生するPLLを有し、1チャネルあたり6Gbpsのデータレートをサポートします。LINK IPはHDCP2.2/1.4に準拠したHDCP機能を内蔵します。SLIのPHY IPとLINK IPの組み合わせにより、お客様は、容易かつ確実にHDMIインターフェイスをSoCに組み込むことができます。

PHYの機能

• HDMI2.0b標準規格に準拠した物理層
• 4K2K　60fpsに対応する6Gbps/chのデータレート
• オンチップ終端抵抗のキャリブレーションシーケンス
• 信号振幅や補正強度のプログラム可能なプリエンファシス機能
• プログラム可能な各種アナログ特性
• ループバックテストを含んだテスト支援機構

LINK層の機能

• HDMI2.0b標準規格に準拠したリンク層
• HDCP2.2/1.4に準拠したHDCPブロックを内蔵
• 色空間変換機能
• ディープカラーをサポート
• オーディオインターフェイス

製品化状況

HDMI2.0 TX PHY IPは、TSMC 12nm上でシリコン検証された製品としてリリースされています。より詳細な情報は、プロダクトブリーフ（ブロ－シャ）をダウンロードしていただくか、当社のセールスにお気軽に問い合わせください。ご希望のプロセスへのポーティングもお引き受けします。