PCIe 2.0 PHY PCIe PHY

PCIe 2.0 PHY

概要

PCIe2.0 PHY IPは、モバイルおよびコンシューマー用アプリケーション向けに設計された物理層(PHY)IPです。 PCIe2.0仕様に準拠するこのPHY IPは、ミックスシグナル回路を統合して、2.5GT/sおよび5.0GT/sのデータ伝送速度をサポートします。 PCIe2.0 PHY IPは、Physical Media Attachment(PMA)レイヤーとPhysical Coding Sublayer(PCS)により構成され、標準のPIPE-3.0インターフェイスを使用してPCIe2.0 MACレイヤーに簡単に接続できます。

特徴

  • PCIe2.0仕様に準拠
  • 標準PHYインターフェイス(PIPE)により、PCIe2.0 MACレイヤーと複数ソースの接続が可能
  • 2.5GT/s、5.0GT/sのデータ伝送速度をサポート
  • 16ビットまたは32ビットのインターフェイスをサポート
  • 8b/10bエンコーダー/デコーダーおよびエラー表示
  • 劣化ケーブルを検出する調整可能な受信機
  • PCIeモードでビーコン信号の送受信
  • SSCをサポートし、調整可能なダウンスプレッド振幅でEMIを低減可能
  • 選択可能なTXマージン、Txディエンファシス、および信号スイング幅
  • ループバックテスト内蔵
  • 内部アナログ回路パラメーター調整とテスト制御可能
  • ジッタ注入のセルフテスト内蔵
  • 定電力技術による出力ジッタの低減
  • 自動スキュー調整
  • TXアイ用のパルス電流注入プリチャージを装備